シリコンバレー インテル 面接

シリコンバレー、 その元を作ってきたのはヒューレットパッカード、インテルなど。。。 なわけですが、HPはその後分社化したり統合したりと紆余曲折。 クパチーノに有った大きな研究機関の土地はアップルに売却。挙句はカリフォルニアは本社を置くにはコストが掛かると、テキサスに移るなんて言ってますね。テキサスといえばトヨタもテキサスに本社を移すそうです。(移ったかな?)。アジア系には住みにくい州だから日本人の赴任者、家族がいればちょっと辛いかな。アジア系がひとまず安心できるのは西海岸とハワイだけだと言いますからね、

さて、この数年半導体をするならインテルか?というと

GAFA 半導体にちからをいれています

マイクロソフト

などソフトウエアの会社群か、

NVIDIA, QUALCOMM, AMD, などいわゆるファブレスで成功して来ている会社

に人は集まる傾向がありますが、それでもインテルは半導体の巨人かつこれまで技術的にかつビジネス的に半導体産業でこの会社ほど貢献した企業はないくらい重要な会社です。

インテルは32年の滞米中3度面接をしています。その内2度はオファーをもらいましたがその当時働いていた会社がカウンターオファーをだしてくれたので2度ともいきませんでした。最初のオファーは取っておくのでした、と後年後悔したことがあります。あの時取っていれば今頃はもうハワイあたりでのんびりできているからですよ。 ストックベースの収入をよく理解していなかったんですね。 前のBLOGで書きました。

ちょっと古い話になるんですが、ポジションはCPU設計エンジニアと言うインテルではその当時メインなプロダクトでした(今もかな?)。

電話面接なし。いきなり本面接。アリゾナで受けたこととサンタクララのインテル本社で受けた経験がありますが面接は一日。普通面接って一日なのですよ。アップルは特別だったかな、都合3日掛かりましたから。

面接はずっと回路設計の質問でした。10ビットのカウンターを設計(教科書ではリセットを省いてあったりしますがリセットをちゃんと入れないとだめですよ)、そのリセットに関して(同期、非同期)、CMOSを想定してXOR回路(トランジスタ)を3つ設計してその各々について評価する、果てはレイアウト(IRドロップなど)に至るまで、回路と回路に付随する熱、電力、電流、ノイズなどCMOSの物理に至る。。。 でも、ポジションはプロセッサの論理設計を担当する、いわゆるアーキテクトが考え出したアーキテクチャを実装するというポジションだったのです。そんな問題は全くなく。。。事前予想を裏切るような質問だらけでした。

予想を裏切るような質問をされるのは面接では常ですがあまりに外されると大変ですね。インテルの場合、関連する仕事をしてきていたので大丈夫でしたがプロセッサ開発(ハード)なのにソフトウエアの設計を集中して質問されるということもあります。

予想を立てるにあたりそのポジションの概要を理解することはもちろんですが行間を読み取る、つまりどんなエンジニアを探しているのか、求めているのか、を検討して面接に臨むことは必要です。

一番だめなのが、行き当たりばったり。 面接は言ってみれば試験です。試験勉強をするようにめんせつは、十分検討して準備をしておくこと。必要です。